该芯片采用互补金属氧化物半导体(CMOS)原理及300毫米、65纳米制程工艺，凭借每芯片超过一百万个行纳米孔检测单元（下一代芯片设计已达数千万级规模）之高密度，显著降低测序成本。交流(AC)阻抗检测技术及微流控芯片进一步提升该芯片的精度，有效降低噪声提高准确性。此外，该技术兼容标准半导体制程，可实现低成本量，形成强大竞争优势。